常翔学園 摂南大学図書館

VHDL, Verilog, AHDLによるデジタルシステム設計 : コード索引付

原田豊著. -- 丸善, 2003. <BB00061744>
この書誌にはまだスタンプは押されていません。


登録タグ:
登録されているタグはありません
書誌URL:

所蔵一覧 1件~3件(全3件)

No. 巻号 所蔵館 配置場所 請求記号 資料ID 禁帯出区分 状態 返却予定日 予約
0001 広国呉 広呉図書1F 549.7||H 30562843 帯出可 0件
0002 摂本館 摂寝2F普通図書フロア 549.7||H 20301260 帯出可 0件
0003 工枚方 工枚普通図書 549.7||H 80301734 0件
No. 0001
巻号
所蔵館 広国呉
配置場所 広呉図書1F
請求記号 549.7||H
資料ID 30562843
禁帯出区分 帯出可
状態
返却予定日
予約 0件
No. 0002
巻号
所蔵館 摂本館
配置場所 摂寝2F普通図書フロア
請求記号 549.7||H
資料ID 20301260
禁帯出区分 帯出可
状態
返却予定日
予約 0件
No. 0003
巻号
所蔵館 工枚方
配置場所 工枚普通図書
請求記号 549.7||H
資料ID 80301734
禁帯出区分
状態
返却予定日
予約 0件

書誌詳細

タイトル/著者 VHDL, Verilog, AHDLによるデジタルシステム設計 : コード索引付 / 原田豊著
VHDL Verilog AHDL ニヨル デジタル システム セッケイ : コード サクイン ツキ
出版・頒布事項 東京 : 丸善 , 2003.3
形態事項 vii, 180p ; 26cm
巻号情報
ISBN 4621071645
注記 参考文献: 巻末
学情ID BA61533203
本文言語コード 日本語
著者標目リンク 原田, 豊(1946-)||ハラダ, ユタカ <AU10060775>
件名標目等 集積回路||シュウセキカイロ